Huawei Kirin 9030 Pro im Teardown: So will China künftig fortschrittliche Chips fertigen

Der Kirin 9030 Pro kommt in Huaweis neuen Smartphone-Modellen Mate 80 Pro und Mate 80 Pro Max zum Einsatz. Gefertigt wird der Chip im N+3-Prozess des größten chinesischen Auftragsfertigers SMIC. Bei einer Untersuchung hat SemiAnalysis einige überraschende Erkenntnisse gewonnen. So weist der Kirin 9030 Pro auf der feinsten Metallisierungsebene M0 einen Metal Pitch von lediglich 32,5 nm auf. Damit fällt der Abstand etwas geringer aus als die 36 nm der in Intels 18A-Prozess gefertigten Panther-Lake-Prozessoren.

Das Ergebnis ist vor allem deshalb bemerkenswert, weil Intel seine neuesten Chips mithilfe von EUV-Lithografie fertigt. SMIC hat aufgrund der seit Jahren geltenden, von den USA vorangetriebenen Exportbeschränkungen hingegen keinen Zugang zu den EUV-Anlagen von ASML und muss weiterhin auf ältere DUV-Technik zurückgreifen. Die Untersuchung zeigt, wie weit chinesische Chiphersteller etablierte Fertigungsverfahren durch immer ausgefeiltere technische Lösungen vorangetrieben haben. Zugleich verdeutlicht sie, dass sich die Qualität eines Halbleiterprozesses nicht anhand eines einzelnen Messwerts beurteilen lässt.

Was genau ist der Metal Pitch?

Der minimale Metal Pitch eines Chips wird häufig der M0-Ebene zugeordnet. Moderne Prozessoren bestehen aus zahlreichen Schichten mikroskopisch kleiner Kupferleiterbahnen, die Milliarden von Transistoren miteinander verbinden. Der Metal Pitch bezeichnet den Abstand zwischen benachbarten Leiterbahnen. Je kleiner dieser ausfällt, desto mehr Verbindungen und damit auch mehr Logik lassen sich auf derselben Fläche unterbringen.

SemiAnalysis hat bei der feinsten Verdrahtungsebene des Kirin 9030 Pro einen Metal Pitch von 32,5 nm gemessen. Beim MediaTek Helio G99, der in TSMCs N6-Prozess gefertigt wird, sind es dagegen etwa 40 nm. Nach Schätzung der Publikation erreicht SMICs N+3-Prozess rund 113 Millionen Transistoren pro mm² und übertrifft damit knapp die für TSMC N6 veranschlagten 108 Millionen Transistoren pro mm². Diese Werte sind bemerkenswert, da SMIC ausschließlich auf DUV-Lithografie angewiesen ist, während Intel EUV einsetzt.

Wie SMIC die Grenzen der DUV-Lithografie weiter als erwartet verschoben hat

Die entscheidende Frage lautet, wie SMIC ohne EUV eine mit EUV-Verfahren vergleichbare Transistordichte erreicht hat. Möglich macht dies ein äußerst komplexer Fertigungsprozess. Statt besonders feine Leiterbahnstrukturen direkt zu belichten, setzt SMIC in großem Umfang auf Self-Aligned Quadruple Patterning (SAQP). Diese fortschrittliche Lithografietechnik vervielfacht faktisch die Auflösung älterer DUV-Anlagen.

Zunächst wird ein vergleichsweise grobes Muster belichtet, an dessen Rändern anschließend dünne Abstandsschichten aufgebracht werden. Diese sogenannten Spacer dienen danach als neue Maske, mit der sich noch schmalere Strukturen erzeugen lassen. Durch eine mehrfache Wiederholung dieses Verfahrens können Strukturen gefertigt werden, die deutlich kleiner ausfallen, als es die ursprüngliche Belichtung normalerweise erlauben würde.

Jeder zusätzliche Lithografiedurchgang erfordert eine weitere Maske und eine erneute Ausrichtung. Zugleich steigt mit jedem Schritt das Risiko von Fertigungsfehlern. Die größere Zahl an Prozessschritten führt unmittelbar zu höheren Waferkosten, einer geringeren Ausbeute und längeren Produktionszeiten. SMIC gleicht den fehlenden Zugang zu EUV somit durch einen aufwendigeren Fertigungsprozess aus, nicht durch eine grundsätzlich überlegene Lithografietechnik.

Die hohe Transistordichte beruht nicht allein auf der Lithografie

Neben den lithografischen Kniffen führt SemiAnalysis einen großen Teil der von SMIC erzielten Dichtegewinne auf Design Technology Co-Optimization (DTCO) zurück. Bei diesem Ansatz werden Halbleiterfertigung und Chiparchitektur gemeinsam entwickelt, statt beide Bereiche getrennt voneinander zu behandeln.

Anstatt ausschließlich kleinere Transistoren einzusetzen, optimieren die Entwickler auch die standardisierten Logikzellen. Dazu verkleinern sie unter anderem Isolationsbereiche, verlegen Kontakte, reduzieren die Zahl der Transistor-Finnen und ordnen Layouts neu, um schrittweise zusätzliche Fläche einzusparen.

Huawei verwendet nicht den Großteil der Chipfläche für CPU-Kerne, sondern reserviert einen beträchtlichen Anteil für Cache. Große Caches verringern die Zahl der aufwendigen Zugriffe auf den externen LPDDR5X-Arbeitsspeicher, was sowohl die Latenz als auch den Stromverbrauch reduziert.

Die Leistungsfähigkeit eines Halbleiters hängt ebenso stark von einer effizienten Datenübertragung wie von der Verkleinerung der Transistoren ab. Der Kirin 9030 Pro zeigt daher, dass die Optimierung der Architektur inzwischen genauso wichtig geworden ist wie die Fertigungstechnik selbst.

Bei der Leistung ergibt sich ein anderes Bild

Die Schwächen des Kirin 9030 Pro und damit auch des SMIC-Prozesses zeigen sich bei der praktischen Leistung. Huaweis jüngste Flaggschiff-CPU erreicht trotz ihrer konkurrenzfähigen Transistordichte lediglich das Leistungsniveau mehrerer Jahre alter Premium-Prozessoren für Android-Geräte. Bei der Effizienz fällt der Rückstand noch größer aus.

SemiAnalysis zufolge können Apples kleine Effizienzkerne Huaweis leistungsstärksten CPU-Kern in bestimmten Integer-Anwendungen übertreffen, obwohl sie nur etwa ein Watt verbrauchen. Huaweis schnellster Kern benötigt dagegen rund 4,5 Watt. Auch die Taishan-Architektur erreicht lediglich eine mit Arms Cortex-X2 aus dem Jahr 2021 vergleichbare Leistung. Apples M1-Prozessor von 2020 verarbeitet bei ähnlichem Stromverbrauch weiterhin deutlich mehr Befehle pro Takt.

Der Kirin 9030 Pro verdeutlicht damit eine wichtige Entwicklung der modernen Halbleiterbranche: Eine hohe Transistordichte allein reicht nicht mehr für die technologische Führungsposition aus.

Chinas Halbleiterindustrie hat ehrgeizige Ziele

Die Untersuchung zeigt letztlich weit mehr als nur einen beeindruckenden Messwert unter dem Elektronenmikroskop. Die Exportbeschränkungen haben Chinas Ambitionen in der Halbleiterbranche zweifellos gebremst, zugleich aber Unternehmen wie Huawei und SMIC zur Suche nach alternativen Ansätzen gezwungen. Statt ausschließlich auf die klassische Verkleinerung der Nodes zu setzen, konzentrieren sich beide Unternehmen offenbar zunehmend auf die Optimierung der Chiparchitektur.

Huawei-Managerin He Tingbo hat Anfang des Jahres auf dem IEEE International Symposium on Circuits and Systems (ISCAS) das sogenannte Tau Scaling Law vorgestellt. Das Konzept sieht in der Verkürzung der Signallaufzeiten innerhalb eines Chips den nächsten wichtigen Fortschrittstreiber der Halbleiterentwicklung. Kleinere Transistoren bilden dabei lediglich einen Teil der Lösung.

Im Mittelpunkt dieser Strategie stehen Technologien wie LogicFolding, bei denen Schaltungslayouts neu angeordnet werden, um kritische Leiterbahnen zu verkürzen. Laut Huawei sollen noch in diesem Jahr erscheinende Kirin-Prozessoren, vermutlich der Kirin 9040, als erste kommerzielle Chips LogicFolding einsetzen. Langfristig könnte die Technik nach Einschätzung des Unternehmens bis etwa 2031 Transistordichten ermöglichen, die mit Fertigungsverfahren der 14-Ångström-Klasse beziehungsweise der 1,4-nm-Klasse vergleichbar sind.

China könnte nicht dauerhaft auf DUV angewiesen bleiben

Laut einer aktuellen Untersuchung von Reuters haben chinesische Forscher nach jahrelangem Reverse Engineering westlicher Technik bereits einen funktionsfähigen Prototyp einer EUV-Lithografieanlage gebaut. Die Tests haben dem Bericht zufolge Anfang 2025 begonnen. Die Anlage kann zwar EUV-Licht erzeugen, hat bislang jedoch noch keine funktionsfähigen Chips gefertigt und liegt in entscheidenden Bereichen wie der Präzisionsoptik weiterhin hinter ASML zurück. Von Reuters zitierte Quellen geben an, dass die chinesische Regierung bereits um 2028 Chips mit dem System produzieren will, ein Beginn um 2030 gilt jedoch als realistischer. Sollten Huaweis Fortschritte bei der Chiparchitektur künftig mit einer in China entwickelten EUV-Lithografie zusammengeführt werden, könnte die Halbleiterstrategie des Landes bis zum Ende des Jahrzehnts deutlich anders aussehen.