Mit der kommenden Zen-6-Architektur könnte AMD die Kernzahl und Cache-Kapazität seiner Ryzen-Prozessoren deutlich erhöhen. Das neue Design unterstützt bis zu zwölf Kerne pro Chiplet. Damit wären sowohl Ryzen-Desktop-Prozessoren mit 24 Kernen als auch neue Ryzen-X3D-Prozessoren mit mehr Kernen und größeren Caches möglich.
AMD hat neue Details zu Zen 6 bei einer technischen Präsentation zu den kommenden Epyc-Venice-Serverprozessoren vorgestellt. Ryzen-Prozessoren auf Basis der Architektur hat das Unternehmen noch nicht angekündigt. Beide Produktfamilien nutzen jedoch dasselbe grundlegende CPU-Design.
Ein Core Complex Die (CCD) kombiniert bei Zen 6 zwölf vollwertige Kerne mit 48 MB gemeinsamem L3-Cache. Gegenüber Zen 5 mit acht Kernen und 32 MB L3-Cache pro Chiplet steigen beide Werte um 50 Prozent. Das Verhältnis bleibt bei 4 MB Cache pro Kern.
Für Spiele könnte das besonders vorteilhaft sein. Aktuelle Ryzen-Prozessoren mit zwölf Kernen benötigen zwei Chiplets. Die Kommunikation zwischen den CCDs verursacht zusätzliche Latenzen, vor allem wenn Spiele ihre Arbeitslast auf beide verteilen. Mit Zen 6 könnte AMD einen Prozessor mit zwölf Kernen und nur einem CPU-Chiplet bauen. Alle Kerne könnten dann auf denselben L3-Cache zugreifen.
Die neue Architektur könnte auch den Aufbau künftiger Ryzen-X3D-Prozessoren vereinfachen. Bei aktuellen X3D-Modellen mit zwei Chiplets sorgt eine zusätzliche Scheduling-Logik dafür, dass Spiele bevorzugt die Kerne mit Zugriff auf den zusätzlichen 3D V-Cache nutzen. Ein einziges Chiplet mit zwölf Kernen und einem großen gemeinsamen Cache könnte einen Großteil dieser aufwendigen Steuerung überflüssig machen.
Eine ähnliche Konfiguration hat AMD bereits bei den Epyc-Venice-X-Serverprozessoren gezeigt. Das Design kombiniert 48 MB integrierten L3-Cache mit 96 MB gestapeltem 3D V-Cache. Insgesamt sind das 144 MB pro Chiplet mit zwölf Kernen. Aktuelle X3D-Prozessoren bieten dagegen insgesamt 96 MB L3-Cache pro CCD.
Neben zusätzlichen Kernen und mehr Cache bringt Zen 6 weitere Verbesserungen an der Architektur. Laut AMD arbeitet die Sprungvorhersage zuverlässiger, und nach Fehlvorhersagen kann die CPU schneller weiterarbeiten. Der Op-Cache wächst auf rund 6.750 Einträge, während das Frontend bis zu 18 Operationen pro Takt bereitstellen kann. Die Änderungen sollen die Leistung pro Takt (IPC) steigern. Davon könnten auch Spiele profitieren, die zwölf Kerne nicht vollständig auslasten.
In AMDs Präsentation erzielt die auf höhere Kerndichte ausgelegte Zen-6c-Variante bei KI- und Server-Anwendungen im geometrischen Mittel rund 27 Prozent mehr Leistung pro Takt (IPC). Der Wert bezieht sich jedoch weder auf Spiele noch auf die regulären Zen-6-Kerne. Daraus lässt sich daher nicht direkt ableiten, wie stark kommende Ryzen-Prozessoren zulegen.
Zu den Zen-6-Prozessoren für Endkunden sind weiterhin viele Details offen, darunter Taktraten, Stromverbrauch und die endgültigen Konfigurationen. Die Architektur eröffnet AMD aber die Möglichkeit, die Gaming-Vorteile seiner X3D-Prozessoren mit acht Kernen mit der höheren Kernzahl und Cache-Kapazität der Ryzen-9-Serie zu verbinden.













